Aktives Warten mit TSL

Der TSL-Befehl ist ein spezieller Maschinenbefehl, der von einigen CPUs zur Verfügung gestellt wird. Es handelt sich also um einen Assemblerbefehl, ähnlich denen aus diesem vorangegangenen Listing.


TSL, TAS oder XCHG

TSL steht als Abkürzung für Test and Set Lock, in einigen Quellen (oder auf einigen CPUs) heißt dieser Befehl alternativ TAS, was für Test And Set steht. Mandl 2013 weist in Kapitel 6.2.1 auch auf den XCHG-Befehl hin, der auf Intel-basierten Maschinen mit entsprechender Funktionalität zu finden ist (XCHG als Abkürzung für Exchange, siehe Aufgabe 2 unten).

Dieses vorangegangene Listing kann nun durch Einbringung des TSL-Befehls umgestaltet werden. Zur Erinnerung: In Speicherzelle 25 ist der aktuelle Wert der Sperrvariablen lock abgelegt.

Code

10: TSL 25          ; Hier passieren zwei Dinge als atomare Aktion:
                    ; --> Wert aus Speicherzelle 25 in Akkumulator kopieren
                    ; --> Zahl 1 in Speicherzelle 25 schreiben (setze lock=1)
11: EQUAL #0        ; Prüfe: Ist ACC == 0? (Eigentlich: ist lock == 0?)
12: JUMP 10         ; Prüfung ergab FALSE
13: ...             ; Prüfung ergab TRUE


Listing 1: Sperre in Assembler mit TSL-Befehl

Im Vergleich zum vorangegangenen Listing ist Listing 1 hier deutlich kürzer. Für das Verständnis wichtig ist die Arbeitsweise des TSL-Befehls. Die CPU sorgt bei der Ausführung des TSL-Befehls dafür, dass zwei Dinge innerhalb einer Aktion (atomar!) passieren, weder ein Kontextwechsel, noch ein Interrupt können den TSL-Befehl unterbrechen:

  1. Kopiere den aktuellen Wert der lock-Variablen aus Speicherzelle 25 in das Register R1, und
  2. Schreibe in Speicherzelle 25 den Wert 1, setze also lock = 1.

Der EQUAL-Befehl vergleicht anschließend den Wert aus Register 1 mit der Zahl 0. Abhängig vom Ergebnis dieses Vergleichs muss der durchführende Prozess entweder in der Schleife weiter warten, oder darf seinen kritischen Bereich ausführen.


Aufgabe 1

Aufgabe
Speicherzelle 13

In Listing 1 oben auf dieser Seite findet sich in Speicherzelle 13 kein Befehl, sondern nur "drei Punkte".

Welcher Befehl sollte in Speicherzelle 13 stehen?
Oder anders gefragt: Was sollen die "drei Punkte" andeuten?


Aufgabe 2

Aufgabe
XCHG bei Intel

Intel zeigt im Intel® 64 and IA-32 Architectures Optimization Reference Manual in Kapitel 8.4.2, Example 8-4, ein Beispiel für die Verwendung des XCHG-Befehls.

Wie unterscheiden sich die Funktionsweisen des gerade beschriebenen TSL-Befehls und des XCHG-Befehls?

Kann deiner Meinung nach mit beiden Varianten die gleiche Funktionalität erreicht werden? Diskutiere diese Frage in deiner Lerngruppe!


Aufgabe 3

Aufgabe
Gilt der Nachteil noch?

Hattest du in dieser Aufgabe den großen Nachteil des aktiven Wartens herausgefunden?

Gilt dieser Nachteil dann auch noch bei Einsatz des TSL-, TAS- oder XCHG-Befehls?


An Ode to the Atomic TSL Instruction

Das folgende (englischsprachige) Video erläutert noch einmal den Zusammenhang von Race Conditions, Kritischen Abschnitten und der TSL-Anweisung. Die eingeführte lock-Variable heißt hier zwar etwas anders und wird auch mit anderen Werten belegt, aber diese Transferleistung ist sicher nicht zu viel verlangt:

Video.png
Video