Index

#ABCDEFGHIJKLMNOPQRSTUVWXYZ
#
 
8-Bit-Register2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
A
 
Ablauf, kritisch3.2.11.1.2 Race_Conditions
Abschnitt, kritisch3.2.11.1.3 Kritischer_Abschnitt
Abschnitt, unkritisch3.2.11.1.3 Kritischer_Abschnitt
Absolute Adressierung2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.3 Direkte/absolute_Adressierung, 2.2.4 Adressierungsarten
ADD-Befehl2.2.2 Befehlssatz
Administrator, Linux3.2.8.2 Prozessverwaltung_aus_Admin-Sich...
Adressbus2.1.3.1.1 Steuerwerk_/_Leitwerk
Adressbus, Breite2.1.3.2 Speicherwerk
Adresse, effektive2.2.4 Adressierungsarten
Adresse, physikalisch2.2.4 Adressierungsarten
Adressierung, absolut2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.3 Direkte/absolute_Adressierung, 2.2.4 Adressierungsarten
Adressierung, direkt2.2.4.3 Direkte/absolute_Adressierung, 2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4 Adressierungsarten
Adressierung, effektiv2.2.4.4 Registerindirekte_Adressierung, 2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.3 Direkte/absolute_Adressierung
Adressierung, indiziert mit Verschiebung2.3.2 Basisregister, 2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4 Adressierungsarten
Adressierung, Register2.2.4 Adressierungsarten
Adressierung, registerindirekt2.2.4.4 Registerindirekte_Adressierung, 2.2.4 Adressierungsarten
Adressierung, unmittelbar2.3.2 Basisregister, 2.2.4 Adressierungsarten
Adressierung, unsichtbar2.2.4.2 Registeradressierung
Adressierung, versteckt2.3.2 Basisregister
Adressierungsart2.2.4 Adressierungsarten
Adressumrechnung mit einstufiger Seitentabelle3.3.1.2.1 Einstufige_Seitentabellen
Akkumulator2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.2 Registeradressierung, 2.2.4.4 Registerindirekte_Adressierung
Aktion, atomar3.2.11.2.2 Das_Problem_des_ungünstigsten_Mo...
Aktiver Prozess2.3.2 Basisregister
Aktives Warten3.2.11.2 Aktives_Warten
ALU2.1.5.3 Aufbau_und_Arbeitsweise_der_ALU, 2.1.3.1.2 Rechenwerk
AND-Gate2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Anwedungsprogramm3.1 Einführung_Betriebssysteme
Anweisung2.2.5 Vom_Programm_zum_Prozess
Anycast3.2.13 Interprozesskommunikation
Arbeitsweise, ALU2.1.5.3 Aufbau_und_Arbeitsweise_der_ALU
Arbeitsweise, Bus2.1.5.4 Aufbau_und_Arbeitsweise_eines_Bu...
Arbeitsweise, CPU2.1.3.6 Animation_der_Zusammenarbeit
Arbeitsweise, Rechenwerk2.1.3.1.2 Rechenwerk
Arbeitsweise, Register2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Arbeitsweise, RS-Flip-Flop2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Arbeitsweise, Speicherwerk2.1.5.2 Aufbau_und_Arbeitsweise_des_Spei..., 2.1.3.2 Speicherwerk
Arbeitsweise, Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Arbeitsweise, Stack2.3.1 Stackregister
Arithmetic-logical Unit2.1.3.1.2 Rechenwerk, 2.1.5.3 Aufbau_und_Arbeitsweise_der_ALU
Arithmetisch-logische Einheit2.1.5.3 Aufbau_und_Arbeitsweise_der_ALU, 2.1.3.1.2 Rechenwerk
Arithmetisch-logischer Befehl2.2.2 Befehlssatz
Assembler2.2.1 Vom_Quellcode_zum_Prozessor
Asynchrone Kommunikation3.2.13 Interprozesskommunikation
Atomare Aktion3.2.11.2.2 Das_Problem_des_ungünstigsten_Mo...
Atomare Operation3.2.11.2.2 Das_Problem_des_ungünstigsten_Mo...
Aufbau, ALU2.1.5.3 Aufbau_und_Arbeitsweise_der_ALU
Aufbau, Bus2.1.5.4 Aufbau_und_Arbeitsweise_eines_Bu...
Aufbau, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Aufbau, Register2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Aufbau, Speicherwerk2.1.5.2 Aufbau_und_Arbeitsweise_des_Spei...
Aufbau, Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Aufgabe, Betriebssystem3.1.6 Zentrale_Aufgabe_eines_Betriebss...
Auflistung, Betriebssysteme3.1 Einführung_Betriebssysteme
Ausführbare Datei2.2.1 Vom_Quellcode_zum_Prozessor
Ausgangsleitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Ausgangsleitung, RS-FlipFlop2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Auslagern, Prozess2.3.2 Basisregister
Auslagern auf Festplatte2.3.2 Basisregister
Ausnahme2.3.4.2 Speicherschutzverletzung
B
 
Base register2.3.2 Basisregister
Basisregister2.3.2 Basisregister
Bedingungen präzise Unterbrechung2.3.4 Interrupt-Controller
Befehl, ADD2.2.2 Befehlssatz
Befehl, arithmetisch-logisch2.2.2 Befehlssatz
Befehl, binäre Codierung2.2.3 Befehlsformat
Befehl, CPU2.2 Prozessoren_und_ihre_Befehle
Befehl, Datenbewegungsbefehl2.2.2 Befehlssatz
Befehl, EQUAL2.2.2 Befehlssatz
Befehl, HALT2.2.2 Befehlssatz
Befehl, JUMP2.2.2 Befehlssatz
Befehl, LOAD2.2.2 Befehlssatz
Befehl, NOOP2.2.2 Befehlssatz
Befehl, Programmsteuerbefehl2.2.2 Befehlssatz
Befehl, STORE2.2.2 Befehlssatz
Befehl, SUB2.2.2 Befehlssatz
Befehl, Systemsteuerbefehl2.2.2 Befehlssatz
Befehlsart2.2.2 Befehlssatz
Befehlsformat2.2.3 Befehlsformat
Befehlsregister2.1.3.1.1 Steuerwerk_/_Leitwerk
Befehlssatz, CPU2.2.2 Befehlssatz
Befehlszähler2.1.3.1.1 Steuerwerk_/_Leitwerk
Beispiel, Maschinencode2.2.1 Vom_Quellcode_zum_Prozessor
Beispiel Systemaufruf3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Bereit, Prozesszustand3.2.7 Prozesszustände
Betriebsmittel3.1.5 Betriebsmittel_sind_Prozessen_zu..., 3.1.4 Betriebsmittel
Betriebsmittel, entziehbar3.1.5 Betriebsmittel_sind_Prozessen_zu...
Betriebsmittel, exklusiv nutzbar3.1.5 Betriebsmittel_sind_Prozessen_zu...
Betriebsmittel, gemeinsam nutzbar3.1.5 Betriebsmittel_sind_Prozessen_zu...
Betriebsmittel, nicht entziehbar3.1.5 Betriebsmittel_sind_Prozessen_zu...
Betriebsmittelverwaltung3.1.6 Zentrale_Aufgabe_eines_Betriebss...
Betriebssystem3.1 Einführung_Betriebssysteme
Betriebssystem, Geschichte3.1.1 Geschichtlicher_Überblick_zu_Bet...
Betriebssystem, Liste3.1 Einführung_Betriebssysteme
Betriebssystem, zentrale Aufgabe3.1.6 Zentrale_Aufgabe_eines_Betriebss...
Binäre Codierung, Befehl2.2.3 Befehlsformat
Binärer Semaphor3.2.11.3 Semaphore
Binary Unit System2.1.3.1.1 Steuerwerk_/_Leitwerk
Block device3.4.5.1 Blockorientierte_Geräte
Blockiert, Prozesszustand3.2.7 Prozesszustände
Blockorientiertes Gerät3.4.5.1 Blockorientierte_Geräte
Breite, Adressbus2.1.3.2 Speicherwerk
Breite, Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Breite, Datenbus2.1.3.2 Speicherwerk
Breite, Steuerbus2.1.3.2 Speicherwerk
Broadcast3.2.13 Interprozesskommunikation
Bus, Adressbus2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, Arbeitsweise2.1.5.4 Aufbau_und_Arbeitsweise_eines_Bu...
Bus, Aufbau2.1.5.4 Aufbau_und_Arbeitsweise_eines_Bu...
Bus, Datenbus2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, empfangen2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, lesender Zugriff2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, Paralleler Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, schreibender Zugriff2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, senden2.1.3.1.1 Steuerwerk_/_Leitwerk
Bus, Steuerbus2.1.3.2 Speicherwerk
Busbreite2.1.3.1.1 Steuerwerk_/_Leitwerk
Busy, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Busy Waiting3.2.11.2 Aktives_Warten
Bytecode2.2.1 Vom_Quellcode_zum_Prozessor
C
 
C, Hochsprache2.2.1 Vom_Quellcode_zum_Prozessor
Cache2.2.7 Aufgaben_&_Co._zu_Prozessoren
Central Processing Unit2.1.3.1 Zentraleinheit_/_CPU
Character device3.4.5.2 Zeichenorientierte_Geräte
CISC2.2.7 Aufgaben_&_Co._zu_Prozessoren
Compiler2.2.1 Vom_Quellcode_zum_Prozessor
Complex Instruction Set Computer2.2.7 Aufgaben_&_Co._zu_Prozessoren
Computerarchitektur2 Computerarchitektur
Computerarchitektur, Fazit2.4 Fazit_Computerarchitektur
Computerprogramm2.2.5 Vom_Programm_zum_Prozess
Controller2.1.3.3 Ein-_/_Ausgabewerk
Controller, Aufbau2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Busy2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Datenregister2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Interrupt2.3.4 Interrupt-Controller
Controller, Out of paper2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Read Error2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Ready2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Steuerregister2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Write Error2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Controller, Zustandsregister2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Count program2.2.1 Vom_Quellcode_zum_Prozessor
CPU2.2 Prozessoren_und_ihre_Befehle, 2.1.3.1 Zentraleinheit_/_CPU
CPU, Arbeitsweise2.1.3.6 Animation_der_Zusammenarbeit
CPU, Befehl2.2 Prozessoren_und_ihre_Befehle
CPU, Befehlssatz2.2.2 Befehlssatz
CPU, Kontextwechsel3.2.9 Threads
CPU-Scheduler3.2.10 Scheduling
CPU-Scheduling3.2.10 Scheduling
D
 
Datei, ausführbar2.2.1 Vom_Quellcode_zum_Prozessor
Datenbewegungsbefehl2.2.2 Befehlssatz
Datenblock3.4.5.1 Blockorientierte_Geräte
Datenbus2.1.3.1.1 Steuerwerk_/_Leitwerk
Datenbus, Breite2.1.3.2 Speicherwerk
Datenregister, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Datenstruktur, Stack2.3.1 Stackregister
Deklaration2.2.5 Vom_Programm_zum_Prozess
Digitale Schaltung2.1.5 Digitale_Schaltungen
Dijkstra3.2.11.3 Semaphore
Direkte Adressierung2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.3 Direkte/absolute_Adressierung, 2.2.4 Adressierungsarten
Dispatcher3.2.10 Scheduling
Down()-Operation3.2.11.3 Semaphore
Dreiadressformat2.2.3.3 Dreiadressformat, 2.2.3.2 Zweiadressformat, 2.2.3 Befehlsformat
E
 
Edsger Wybe Dijkstra3.2.11.3 Semaphore
Effektive Adresse2.2.4 Adressierungsarten
Effektive Adressierung2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.4 Registerindirekte_Adressierung, 2.2.4.3 Direkte/absolute_Adressierung
Eigenschaften eines VNR2.1.4 Eigenschaften_eines_Von-Neumann-...
Ein-/Ausgabewerk2.1.3.3 Ein-_/_Ausgabewerk
Einadressformat2.2.3.1 Einadressformat, 2.2.3 Befehlsformat
Eingangsleitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Eingangsleitung, RS-FlipFlop2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Eingelagern, Prozess2.3.2 Basisregister
Einlagern von Festplatte2.3.2 Basisregister
Einstufige Seitentabelle3.3.1.2.1 Einstufige_Seitentabellen
Empfangen, Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Entziehbares Betriebsmittel3.1.5 Betriebsmittel_sind_Prozessen_zu...
EPROCESS, Windows3.2.5.1 Prozesskontrollblock_unter_Windows
EQUAL-Befehl2.2.2 Befehlssatz
Exception2.3.4.2 Speicherschutzverletzung
Executive process structure, Windows3.2.5.1 Prozesskontrollblock_unter_Windows
EXKLUSIV-ODER-Gatter2.1.6 Gatter
Exklusiv nutzbares Betriebsmittel3.1.5 Betriebsmittel_sind_Prozessen_zu...
F
 
Fazit Computerarchitektur2.4 Fazit_Computerarchitektur
FCFS3.2.10.2.1 First_Come_First_Serve
Festplatte, auslagern2.3.2 Basisregister
First Come First Serve3.2.10.2.1 First_Come_First_Serve
Flags2.1.3.1.2 Rechenwerk
Flaschenhals2.1.2.2 Von-Neumann-Flaschenhals
Flip-Flop, Arbeitsweise2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Flip-Flop, Ausgangsleitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Flip-Flop, Eingangsleitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Flip-Flop, RS-Flip-Flop2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Flüchtiger Speicher2.1.3.2 Speicherwerk
Forbidden, RS-Flip-Flop2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Framework Hades2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
G
 
Gate, AND2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Gate, NAND2.1.6 Gatter
Gate, NOR2.1.6 Gatter
Gate, NOT2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Gate, OR2.1.6 Gatter
Gate, XOR2.1.6 Gatter
Gatter, EXCLUSIV-ODER2.1.6 Gatter
Gatter, NICHT2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Gatter, NICHT-ODER2.1.6 Gatter
Gatter, NICHT-UND2.1.6 Gatter
Gatter, ODER2.1.6 Gatter
Gatter, UND2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Gatter, Verdrahtung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Gemeinsam nutzbares Betriebsmittel3.1.5 Betriebsmittel_sind_Prozessen_zu...
Gemeinsamer Speicher3.2.13 Interprozesskommunikation
Gerät, blockorientiert3.4.5.1 Blockorientierte_Geräte
Gerät, zeichenorientiert3.4.5.2 Zeichenorientierte_Geräte
Geschäftiges Warten3.2.11.2 Aktives_Warten
Geschichte, Betriebssystem3.1.1 Geschichtlicher_Überblick_zu_Bet...
Großrechner2.3.2.1 Mehrere_Prozesse_gleichzeitig_im..., 2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
H
 
Hades2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Hades Framework2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Hades Simulationsframework2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Halbduplex-Betrieb3.2.13 Interprozesskommunikation
HALT-Befehl2.2.2 Befehlssatz
Hardware-Ressource3.1.4 Betriebsmittel
Hardware-Taktgeber2.3.4.3 Quasi-gleichzeitige_Ausführung_m...
Harvard-Architektur2.2.7 Aufgaben_&_Co._zu_Prozessoren, 2.1.4 Eigenschaften_eines_Von-Neumann-...
Hauptspeicher2.2.1 Vom_Quellcode_zum_Prozessor
Hochsprache2.2.1 Vom_Quellcode_zum_Prozessor
I
 
Imprecise interrupt2.3.4 Interrupt-Controller
Indizierte Adressierung mit Verschiebung2.3.2 Basisregister, 2.2.4 Adressierungsarten, 2.2.4.5 Indizierte_Adressierung_mit_Vers...
Input-Leitung, Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Instruction Register2.1.3.1.1 Steuerwerk_/_Leitwerk
Instruktion2.2.5 Vom_Programm_zum_Prozess
Interpretation, Operand2.2.4 Adressierungsarten
Interprocess Communication3.2.13 Interprozesskommunikation
Interprozesskommunikation3.2.13 Interprozesskommunikation
Interrupt2.3.4.2 Speicherschutzverletzung, 2.3.4 Interrupt-Controller
Interrupt, imprecise2.3.4 Interrupt-Controller
Interrupt, precise2.3.4 Interrupt-Controller
Interrupt-Controller2.3.4 Interrupt-Controller
Interrupt Service Routine2.3.4 Interrupt-Controller
Interruptbehandlungsroutine2.3.4 Interrupt-Controller, 2.3.4.3 Quasi-gleichzeitige_Ausführung_m...
IPC3.2.13 Interprozesskommunikation
IR, Befehlsregister2.1.3.1.1 Steuerwerk_/_Leitwerk
IR, Instruction Register2.1.3.1.1 Steuerwerk_/_Leitwerk
ISR, Interrupt Service Routine2.3.4 Interrupt-Controller
J
 
Java, Hochsprache2.2.1 Vom_Quellcode_zum_Prozessor
Java, Scheduling3.2.10.3 Scheduling_in_gängigen_Betriebss...
Java, Threads3.2.9.1 Java-Beispiel_mit_Threads
Java-Laufzeitumgebung3.2.9 Threads
Java Runtime Environment3.2.9 Threads
JRE3.2.9 Threads
JUMP-Befehl2.2.2 Befehlssatz
K
 
Kernel-Mode3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Klassifizierung, Befehlsformat2.2.3 Befehlsformat
Kollision2.1.2.2 Von-Neumann-Flaschenhals
Kollision, Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Kommunikation, asynchron3.2.13 Interprozesskommunikation
Kommunikation, nachrichtenbasiert3.2.13 Interprozesskommunikation
Kommunikation, synchron3.2.13 Interprozesskommunikation
Kommunikation, verbindungslos3.2.13 Interprozesskommunikation
Kommunikation, verbindungsorientiert3.2.13 Interprozesskommunikation
Kommunikations, speicherbasiert3.2.13 Interprozesskommunikation
Konstante2.3.2 Basisregister, 2.2.4 Adressierungsarten, 2.2.4.1 Unmittelbare_Adressierung
Kontext, Prozess3.2.2 Prozesskontext
Kontextwechsel3.2.9 Threads
Kontextwechsel, Thread3.2.9 Threads
Kontextwechsel, ungünstigster Moment3.2.11.2.2 Das_Problem_des_ungünstigsten_Mo...
Kriterien, Scheduling3.2.10.4 Vergleichskriterien
Kritischer Ablauf3.2.11.1.2 Race_Conditions
Kritischer Abschnitt3.2.11.1.3 Kritischer_Abschnitt
L
 
Länge, physikalische Adresse3.3.1.2.1 Einstufige_Seitentabellen
Länge, virtuelle Adresse3.3.1.2.1 Einstufige_Seitentabellen
Leichtgewichtiger Prozess3.2.9 Threads
Leitwerk2.1.3.1.1 Steuerwerk_/_Leitwerk
Lesender Zugriff, Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Linux, Prozesse3.2.9.3 Prozesse_und_Threads_unter_Unix_...
Linux, root3.2.8.2 Prozessverwaltung_aus_Admin-Sich...
Linux, Scheduling3.2.10.3 Scheduling_in_gängigen_Betriebss...
Linux, Superuser3.2.8.2 Prozessverwaltung_aus_Admin-Sich...
Linux, Threads3.2.9.3 Prozesse_und_Threads_unter_Unix_...
Liste, Betriebssysteme3.1 Einführung_Betriebssysteme
LOAD-Befehl2.2.2 Befehlssatz
Lochkarte2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
Lock-Mechanismus3.2.13 Interprozesskommunikation
Lokalitätseffekt3.3.2.2.3.5 Working_Set_Algorithmus
M
 
Malware Hunting3.2.8.1 Prozessverwaltung_aus_Admin-Sich...
MAR2.1.3.2 Speicherwerk
Mark Russinovich3.2.8.1 Prozessverwaltung_aus_Admin-Sich...
Maschinencode2.2.5 Vom_Programm_zum_Prozess, 2.2.1 Vom_Quellcode_zum_Prozessor
Maschinensprache2.2.1 Vom_Quellcode_zum_Prozessor, 2.2.1 Vom_Quellcode_zum_Prozessor
MDR2.1.3.2 Speicherwerk
Mehrere Programme im Hauptspeicher2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
Mehrere Prozesse gleichzeitig im Hauptspeicher2.3.2 Basisregister
Memory, Shared3.2.13 Interprozesskommunikation
Memory Address Register2.1.3.2 Speicherwerk
Memory Data Register2.1.3.2 Speicherwerk
Memory Management Unit2.3.6 MMU_-_Memory_Management_Unit
MMU2.3.6 MMU_-_Memory_Management_Unit
Multicast3.2.13 Interprozesskommunikation
N
 
Nachrichtenbasierte Kommunikation3.2.13 Interprozesskommunikation
NAND-Gate2.1.6 Gatter
Nebenläufigkeit3.2.11.1.1 Nebenläufigkeit
NICHT-Gatter2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
NICHT-ODER-Gatter2.1.6 Gatter
NICHT-UND-Gatter2.1.6 Gatter
Nicht-unterbrechendes Scheduling3.2.10 Scheduling
Nicht-verdrängendes Scheduling3.2.10 Scheduling
Nicht entziehbares Betriebsmittel3.1.5 Betriebsmittel_sind_Prozessen_zu...
Non-preemptive Scheduling3.2.10 Scheduling
NOOP-Befehl2.2.2 Befehlssatz
NOR-Gate2.1.6 Gatter
NOT-Gate2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re..., 2.1.6 Gatter
Notwendigkeit Betriebssystem2.4 Fazit_Computerarchitektur, 2.3.4.3 Quasi-gleichzeitige_Ausführung_m..., 2.3.2.2 Swapping:_Aus-_und_Einlagern_von..., 2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
O
 
Oberes Ende des Stacks2.3.1 Stackregister
ODER-Gatter2.1.6 Gatter
Opcode2.2.3.2 Zweiadressformat, 2.2.3.3 Dreiadressformat, 2.2.3.1 Einadressformat, 2.2.3 Befehlsformat
Operand2.2.4 Adressierungsarten, 2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4.2 Registeradressierung, 2.2.3.3 Dreiadressformat, 2.2.3 Befehlsformat, 2.2.3.1 Einadressformat, 2.2.3.2 Zweiadressformat
Operand, Interpretation2.2.4 Adressierungsarten
Operation, atomar3.2.11.2.2 Das_Problem_des_ungünstigsten_Mo...
Operation, Rechenwerk2.1.3.1.2 Rechenwerk
OR-Gate2.1.6 Gatter
Out of paper, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Output-Leitung, Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
P
 
P()-Operation3.2.11.3 Semaphore
P()-Operation Semaphor3.2.11.3 Semaphore
Paralleler Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Pascal, Hochsprache2.2.1 Vom_Quellcode_zum_Prozessor
PC, Befehlszähler2.1.3.1.1 Steuerwerk_/_Leitwerk
PC, Program Counter2.1.3.1.1 Steuerwerk_/_Leitwerk
PCB3.2.5 Prozesskontrollblock
Physikalische Adresse2.2.4 Adressierungsarten
Physikalische Adresse, Länge3.3.1.2.1 Einstufige_Seitentabellen
Pipe3.2.13 Interprozesskommunikation
Polling3.2.11.2 Aktives_Warten
POP, Stack2.3.1 Stackregister
Präzise Unterbrechung2.3.4 Interrupt-Controller
Präzise Unterbrechung, Bedingungen2.3.4 Interrupt-Controller
Precise interrupt2.3.4 Interrupt-Controller
Preemptive Scheduling3.2.10 Scheduling
Priority Scheduling3.2.10.2.5 Priority_Scheduling
Privilegierter Modus3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Process control block3.2.5 Prozesskontrollblock
Process Explorer, Sysinternals3.2.8.1 Prozessverwaltung_aus_Admin-Sich...
Process table3.2.6 Prozesstabelle
Procexp.exe, Sysinternals3.2.8.1 Prozessverwaltung_aus_Admin-Sich...
Program counter2.1.3.1.1 Steuerwerk_/_Leitwerk
Programm2.2.1 Vom_Quellcode_zum_Prozessor, 2.2.5 Vom_Programm_zum_Prozess
Programm in Ausführung2.2.5 Vom_Programm_zum_Prozess
Programmsteuerbefehl2.2.2 Befehlssatz
Programmtext2.2.1 Vom_Quellcode_zum_Prozessor
Protokoll3.2.13 Interprozesskommunikation
Prozess2.2.5 Vom_Programm_zum_Prozess
Prozess, aktiv2.3.2 Basisregister
Prozess-Scheduler3.2.10 Scheduling
Prozess-Scheduling3.2.10 Scheduling
Prozess-Synchronisation3.2.11 Synchronisation
Prozess ausgelagern2.3.2 Basisregister
Prozesskontext3.2.2 Prozesskontext
Prozesskontrollblock3.2.5 Prozesskontrollblock
Prozessor2.2 Prozessoren_und_ihre_Befehle
Prozessorbefehl2.2 Prozessoren_und_ihre_Befehle
Prozesstabelle3.2.6 Prozesstabelle
Prozesszustand3.2.7 Prozesszustände
Prozesszustand: Bereit3.2.7 Prozesszustände
Prozesszustand: Blockiert3.2.7 Prozesszustände
Prozesszustand: Rechnend3.2.7 Prozesszustände
PS3.2.10.2.5 Priority_Scheduling
Pseudo-Harvard-Architektur2.2.7 Aufgaben_&_Co._zu_Prozessoren
PUSH, Stack2.3.1 Stackregister
Q
 
Quantum3.2.10 Scheduling
Quasi-gleichzeitige Ausführung mehrerer Prozesse2.3.4.3 Quasi-gleichzeitige_Ausführung_m...
Quellcode2.2.1 Vom_Quellcode_zum_Prozessor
R
 
Race Conditions3.2.11.1.2 Race_Conditions
RAM2.1.3.2 Speicherwerk
Random Access Memory2.1.3.2 Speicherwerk
Read Error, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Ready, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Rechenwerk2.1.3.1.2 Rechenwerk
Rechenwerk, Arbeitsweise2.1.3.1.2 Rechenwerk
Rechnend, Prozesszustand3.2.7 Prozesszustände
Rechnerarchitektur2 Computerarchitektur
Reduced Instruction Set Computer2.2.7 Aufgaben_&_Co._zu_Prozessoren
Register2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.4 Adressierungsarten, 2.2.4.2 Registeradressierung, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re..., 2.1.3.1 Zentraleinheit_/_CPU
Register, 8-Bit2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Register, Arbeitsweise2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Register, Aufbau2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Registeradressierung2.2.4.2 Registeradressierung, 2.2.4 Adressierungsarten
Registerbreite2.1.3.1 Zentraleinheit_/_CPU
Registerindirekte Adressierung2.2.4.4 Registerindirekte_Adressierung, 2.2.4 Adressierungsarten
Registersatz2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Ressource3.1.4 Betriebsmittel
Ressource, Hardware3.1.4 Betriebsmittel
Ressource, Software3.1.4 Betriebsmittel
Ressourcenverwaltung3.1.6 Zentrale_Aufgabe_eines_Betriebss...
RISC2.2.7 Aufgaben_&_Co._zu_Prozessoren
Root, Linux3.2.8.2 Prozessverwaltung_aus_Admin-Sich...
Round Robin3.2.10.2.4 Round_Robin
RR3.2.10.2.4 Round_Robin
RS-Flip-Flop2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
RS-Flip-Flop, Arbeitsweise2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
RS-Flip-Flop, Ausgangsleitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
RS-Flip-Flop, Eingangsleitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
RS-Flip-Flop, forbidden2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
S
 
Schaltung, digital2.1.5 Digitale_Schaltungen
Scheduler3.2.10 Scheduling
Scheduling3.2.10 Scheduling
Scheduling, FCFS3.2.10.2.1 First_Come_First_Serve
Scheduling, Java3.2.10.3 Scheduling_in_gängigen_Betriebss...
Scheduling, Kriterien3.2.10.4 Vergleichskriterien
Scheduling, Linux3.2.10.3 Scheduling_in_gängigen_Betriebss...
Scheduling, nicht-unterbrechend3.2.10 Scheduling
Scheduling, nicht-verdrängend3.2.10 Scheduling
Scheduling, non-preemptive3.2.10 Scheduling
Scheduling, preemptive3.2.10 Scheduling
Scheduling, PS3.2.10.2.5 Priority_Scheduling
Scheduling, RR3.2.10.2.4 Round_Robin
Scheduling, SJF3.2.10.2.2 Shortest_Job_First
Scheduling, SPN3.2.10.2.2 Shortest_Job_First
Scheduling, SRTN3.2.10.2.3 Shortest_Remaining_Time_Next
Scheduling, Unix3.2.10.3 Scheduling_in_gängigen_Betriebss...
Scheduling, unterbrechend3.2.10 Scheduling
Scheduling, verdrängend3.2.10 Scheduling
Scheduling, Vergleichskriterien3.2.10.4 Vergleichskriterien
Scheduling, Windows3.2.10.3 Scheduling_in_gängigen_Betriebss...
Scheduling-Ziele3.2.10.1 Scheduling-Ziele
Schreibender Zugriff, Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
See How Computers Add Numbers In One Lesson, Video2.1.6 Gatter
See How The CPU Works In One Lesson, Video2.1.3.6 Animation_der_Zusammenarbeit
Seitentabelle, einstufig3.3.1.2.1 Einstufige_Seitentabellen
Seitentabelleneintrag3.3.1.2.1 Einstufige_Seitentabellen
Select-Leitung, Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Semaphor3.2.11.3 Semaphore
Semaphor, binär3.2.11.3 Semaphore
Semaphor, P()-Operation3.2.11.3 Semaphore
Semaphor, V()-Operation3.2.11.3 Semaphore
Semaphore3.2.11.3 Semaphore
Senden, Bus2.1.3.1.1 Steuerwerk_/_Leitwerk
Shared Memory3.2.13 Interprozesskommunikation
Shortest Job First3.2.10.2.2 Shortest_Job_First
Shortest Process Next3.2.10.2.2 Shortest_Job_First
Shortest Remaining Time Next3.2.10.2.3 Shortest_Remaining_Time_Next
Simulationsframework Hades2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
SJF3.2.10.2.2 Shortest_Job_First
Software-Ressource3.1.4 Betriebsmittel
Speicher, flüchtiger2.1.3.2 Speicherwerk
Speicher, gemeinsam genutzt3.2.13 Interprozesskommunikation
Speicheradressregister2.1.3.2 Speicherwerk
Speicheraufteilung2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
Speicherbasierte Kommunikation3.2.13 Interprozesskommunikation
Speicherbereich, zusammenhängend2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
Speicherdatenregister2.1.3.2 Speicherwerk
Speichereinheit, Register2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherschutzverletzung2.3.4.2 Speicherschutzverletzung
Speicherwerk2.1.3.2 Speicherwerk
Speicherwerk, Arbeitsweise2.1.3.2 Speicherwerk
Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherzelle, Arbeitsweise2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherzelle, Aufbau2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherzelle, Input-Leitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherzelle, Output-Leitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherzelle, Select-Leitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Speicherzelle, Write-Leitung2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Sperrkennzeichen3.2.11.2 Aktives_Warten
Sperrvariable3.2.11.2 Aktives_Warten
SPN3.2.10.2.2 Shortest_Job_First
Springerlink1.1 Hinweise_für_Studierende
SRTN3.2.10.2.3 Shortest_Remaining_Time_Next
Stack2.3.1 Stackregister
Stack, Arbeitsweise2.3.1 Stackregister
Stack, Datenstruktur2.3.1 Stackregister
Stack, oberes Ende2.3.1 Stackregister
Stack, POP2.3.1 Stackregister
Stack, PUSH2.3.1 Stackregister
Stack, Top of Stack2.3.1 Stackregister
Stackregister2.3.1 Stackregister
Ständiges Abfragen (Polling)3.2.11.2 Aktives_Warten
Statusbits2.1.3.1.2 Rechenwerk
Steuerbus2.1.3.2 Speicherwerk
Steuerbus, Breite2.1.3.2 Speicherwerk
Steuerinformation2.2.3 Befehlsformat
Steuerregister, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Steuerwerk2.1.3.1.1 Steuerwerk_/_Leitwerk
STORE-Befehl2.2.2 Befehlssatz
Stream, character device3.4.5.2 Zeichenorientierte_Geräte
SUB-Befehl2.2.2 Befehlssatz
Sum program2.2.1 Vom_Quellcode_zum_Prozessor
Superuser, Linux3.2.8.2 Prozessverwaltung_aus_Admin-Sich...
Swapping2.3.2.2 Swapping:_Aus-_und_Einlagern_von...
Synchrone Kommunikation3.2.13 Interprozesskommunikation
Synchronisation3.2.11 Synchronisation
Syscall3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Sysinternals Suite3.2.8.1 Prozessverwaltung_aus_Admin-Sich..., 3.2.8.1 Prozessverwaltung_aus_Admin-Sich...
Systemaufruf3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Systemaufruf, Beispiel3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Systembus2.3.4 Interrupt-Controller
Systemcall3.1.10 Kernel-Mode,_User-Mode_und_Syste...
Systemprogramm3.1 Einführung_Betriebssysteme
Systemsteuerbefehl2.2.2 Befehlssatz
T
 
Taschenrechner2.3 Weitere_Komponenten_der_Computer...
TCB3.2.9 Threads
Thread3.2.9 Threads
Thread, Kernel-Ebene3.2.9 Threads
Thread, Mischform3.2.9 Threads
Thread, User-Ebene3.2.9 Threads
Thread-Kontextwechsel3.2.9 Threads
Thread-Synchronisation3.2.11 Synchronisation
Thread Control Block3.2.9 Threads
Threadbibliothek3.2.9 Threads
Threadkontrollblock3.2.9 Threads
Threads, Beispiel3.2.9.1 Java-Beispiel_mit_Threads
Threads, Java-Beispiel3.2.9.1 Java-Beispiel_mit_Threads
Threadzustand3.2.9 Threads
Top of Stack2.3.1 Stackregister
Trap2.3.4.2 Speicherschutzverletzung
Trennung zwischen Programm und Daten2.1.4 Eigenschaften_eines_Von-Neumann-...
U
 
UND-Gatter2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Ungünstigster Moment3.2.11.2.2 Das_Problem_des_ungünstigsten_Mo...
Unicast3.2.13 Interprozesskommunikation
Universalmaschine2.1.4 Eigenschaften_eines_Von-Neumann-...
Unix, Prozesse3.2.9.3 Prozesse_und_Threads_unter_Unix_...
Unix, Scheduling3.2.10.3 Scheduling_in_gängigen_Betriebss...
Unix, Threads3.2.9.3 Prozesse_und_Threads_unter_Unix_...
Unkritischer Abschnitt3.2.11.1.3 Kritischer_Abschnitt
Unmittelbare Adressierung2.3.2 Basisregister, 2.2.4.1 Unmittelbare_Adressierung, 2.2.4 Adressierungsarten
Unpräzise Unterbrechung2.3.4 Interrupt-Controller
Unsichtbare Adressierung2.2.4.2 Registeradressierung
Unterbrechendes Scheduling3.2.10 Scheduling
Unterbrechung, Interrupt2.3.4 Interrupt-Controller
Unterbrechung, präzise2.3.4 Interrupt-Controller
Unterbrechung, unpräzise2.3.4 Interrupt-Controller
Up()-Operation3.2.11.3 Semaphore
User-Mode3.1.10 Kernel-Mode,_User-Mode_und_Syste...
V
 
V()-Operation3.2.11.3 Semaphore
V()-Operation Semaphor3.2.11.3 Semaphore
Verbindungslose Kommunikation3.2.13 Interprozesskommunikation
Verbindungsorientierte Kommunikation3.2.13 Interprozesskommunikation
Verdrängendes Scheduling3.2.10 Scheduling
Verdrahtung, Gatter2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Vergleichskriterien, Scheduling3.2.10.4 Vergleichskriterien
Versteckte Adressierung2.3.2 Basisregister
Virtuelle Adresse, Länge3.3.1.2.1 Einstufige_Seitentabellen
Visual 65022.1.3.6 Animation_der_Zusammenarbeit
Visual Transistor-level Simulation of the 6502 CPU2.1.3.6 Animation_der_Zusammenarbeit
VNA2.1.2.1 Von-Neumann-Architektur
Vollduplex-Betrieb3.2.13 Interprozesskommunikation
Von-Neumann-Architektur2.2.7 Aufgaben_&_Co._zu_Prozessoren, 2.1.2.1 Von-Neumann-Architektur
Von-Neumann-Flaschenhals2.1.2.2 Von-Neumann-Flaschenhals
Von-Neumann-Zyklus2.1.3.5 Von-Neumann-Zyklus, 2.1.3.6 Animation_der_Zusammenarbeit
W
 
Wahrheitstafel2.1.6 Gatter, 2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Warten, aktiv3.2.11.2 Aktives_Warten
Windows, Prozesse3.2.9.2 Prozesse_und_Threads_unter_Windows
Windows, Scheduling3.2.10.3 Scheduling_in_gängigen_Betriebss...
Windows, Threads3.2.9.2 Prozesse_und_Threads_unter_Windows
Wir brauchen ein Betriebssystem2.3.4.3 Quasi-gleichzeitige_Ausführung_m..., 2.4 Fazit_Computerarchitektur, 2.3.2.2 Swapping:_Aus-_und_Einlagern_von..., 2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
Working Set Seitenersetzungsalgorithmus3.3.2.2.3.5 Working_Set_Algorithmus
Write-Leitung, Speicherzelle2.1.5.1 Aufbau_und_Arbeitsweise_eines_Re...
Write Error, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
X
 
XOR-Gate2.1.6 Gatter
Z
 
Zeichenorientiertes Gerät3.4.5.2 Zeichenorientierte_Geräte
Zeit-Quantum3.2.10 Scheduling
Zeitscheibe3.2.10 Scheduling
Zentrale Aufgabe Betriebssystem3.1.6 Zentrale_Aufgabe_eines_Betriebss...
Zentraleinheit2.1.3.1 Zentraleinheit_/_CPU
Ziele, Scheduling3.2.10.1 Scheduling-Ziele
Zusammenarbeit Rechenwerk-Steuerwerk2.1.3.1.2 Rechenwerk
Zusammenhängender Speicherbereich2.3.2.1 Mehrere_Prozesse_gleichzeitig_im...
Zustand, Prozess3.2.7 Prozesszustände
Zustand, Thread3.2.9 Threads
Zustandsregister, Controller2.3.4.4.1 Allgemeiner_Aufbau_eines_Control...
Zweiadressformat2.2.4.5 Indizierte_Adressierung_mit_Vers..., 2.2.3.2 Zweiadressformat, 2.2.3 Befehlsformat
Zyklus, Von-Neumann-Zyklus2.1.3.6 Animation_der_Zusammenarbeit